| source of reference: 第2レベルのアドレス変換 (The Free Encyclopedia WikipediA) last edited on 7 January 2020, at 17:42 UTC, URL: https://en.wikipedia.org/ Automatic translation ネストされたページングとも呼ばれる第2レベルのアドレス変換 （ SLAT ）は、ソフトウェアで管理されるシャドウページテーブルに関連するオーバーヘッドを回避できるようにするハードウェア支援の仮想化テクノロジです。AMDは、第3世代Opteronプロセッサ（コードネームバルセロナ）の導入以来、Rapid Virtualization Indexing（RVI）テクノロジを通じてSLATをサポートしてきました。 拡張ページテーブル（EPT）として知られるIntelのSLATの実装は、特定のCore i7 、 Core i5 、およびCore i3プロセッサーにあるNehalemマイクロアーキテクチャーに導入されました。ARMの仮想化拡張機能は、ステージ2 MMUによって提供されるステージ2ページテーブルとして知られるSLATをサポートします。 ・・・ [概要] 最近のプロセッサは、 物理メモリと仮想メモリの概念を使用しています 。 実行中のプロセスは仮想アドレスを使用し、命令がメモリへのアクセスを要求すると、プロセッサはページテーブルまたはTLBを使用して仮想アドレスを物理アドレスに変換します。 仮想システムを実行すると、ゲストシステムの物理メモリとして機能するホストシステムの仮想メモリが割り当てられ、ゲストシステム内でも同じアドレス変換プロセスが実行されます。 アドレス変換は2回実行する必要があるため、メモリアクセスのコストが増加します。1回はゲストシステム内（ソフトウェアエミュレートされたシャドウページテーブルを使用 ）と1回はホストシステム内（ハードウェアページテーブルを使用）です。 ・・・ |
| source of reference: Second Level Address Translation (The Free Encyclopedia WikipediA) last edited on 5 August 2021, at 20:45 UTC, URL: https://en.wikipedia.org/ Second Level Address Translation (SLAT), also known as nested paging, is a hardware-assisted virtualization technology which makes it possible to avoid the overhead associated with software-managed shadow page tables. AMD has supported SLAT through the Rapid Virtualization Indexing (RVI) technology since the introduction of its third-generation Opteron processors (code name Barcelona). Intel's implementation of SLAT, known as Extended Page Table (EPT), was introduced in the Nehalem microarchitecture found in certain Core i7, Core i5, and Core i3 processors. ARM's virtualization extensions support SLAT, known as Stage-2 page-tables provided by a Stage-2 MMU. The guest uses the Stage-1 MMU. Support was added as optional in the ARMv7ve architecture and is also supported in the ARMv8 (32-bit and 64-bit) architectures. [Implementations] Rapid Virtualization Indexing Rapid Virtualization Indexing (RVI), known as Nested Page Tables (NPT) during its development, is an AMD second generation hardware-assisted virtualization technology for the processor memory management unit (MMU). A VMware research paper found that RVI offers up to 42% gains in performance compared with software-only (shadow page table) implementation. Tests conducted by Red Hat showed a doubling in performance for OLTP benchmarks. RVI was introduced in the third generation of Opteron processors, code name Barcelona. |
| source of reference: Second Level Address Translation (The Free Encyclopedia WikipediA) last edited on 7 January 2020, at 17:42 UTC, URL: https://en.wikipedia.org/ Second Level Address Translation (SLAT), also known as nested paging, is a hardware-assisted virtualization technology which makes it possible to avoid the overhead associated with software-managed shadow page tables.AMD has supported SLAT through the Rapid Virtualization Indexing (RVI) technology since the introduction of its third-generation Opteron processors (code name Barcelona). Intel's implementation of SLAT, known as Extended Page Table (EPT), was introduced in the Nehalem microarchitecture found in certain Core i7, Core i5, and Core i3 processors.ARM's virtualization extensions support SLAT, known as Stage-2 page-tables provided by a Stage-2 MMU. ... [Overview] Modern processors use the concepts of physical memory and virtual memory; running processes use virtual addresses and when an instruction requests access to memory, the processor translates the virtual address to a physical address using a page table or TLB. When running a virtual system, it has allocated virtual memory of the host system that serves as a physical memory for the guest system, and the same process of address translation goes on also within the guest system. This increases the cost of memory access since the address translation needs to be performed twice – once inside the guest system (using software-emulated shadow page table), and once inside the host system (using hardware page table). ... |
| 同義語・類義語 | 関連語・その他 |
|---|---|
| RVI | Nested |
| Rapid Virtualization Indexing | néstəd |
| AMD Rapid Virtualization Indexing | ネスタゥッドゥ |
| rǽpid və́ːtʃuəlàizéiʃən índeksiŋ | ネ́スタゥッドゥ |
| ラェピッドゥ ヴゥァーチュァラゥゼイシュョン イェンデキシィング | ネステッド |
| ラェピッドゥ・ヴゥァーチュァラゥゼイシュョン・イェンデキシィング | ネ́ステッド |
| ラェ́ピッドゥ・ヴゥァ̀ーチュァラゥゼ́イシュョン・イェ́ンデキシィング | [形容詞] |
| ラピッド バーチャライゼーション インデキシング | 入れ子になった |
| ラピッド・バーチャライゼーション・インデキシング | ・ |
| ラ́ピッド・バ̀ーチャラ̀イゼ́ーション・イ́ンデキシング | 仮想化支援機能 |
| ・ | 仮想環境 |
| Nested Page Table | AMD-V |
| néstəd péidʒ téibl | ・ |
| ネスタゥッドゥ ペーイジ テイボルゥ | Rapid |
| ネスタゥッドゥ・ペーイジ・テイボルゥ | rǽpid |
| ネ́スタゥッドゥ・ペ́ーイジ・テ́イボルゥ | ラェピッドゥ |
| ネステッド ページ テーブル | ラェ́ピッドゥ |
| ネステッド・ページ・テーブル | ラピッド |
| ネ́ステッド・ペ́ージ・テ́ーブル | ラ́ピッド |
| [形容詞] | |
| 迅速な | |
| 速やかな | |
| 急速な | |
| 急激な | |
| きゅうげきな | |
| ・ | |
| Virtualization | |
| və́ːtʃuəlàizéiʃən | |
| ヴゥァーチュァラゥゼイシュョン | |
| ヴゥァ̀ーチュァラゥゼ́イシュョン | |
| バーチャライゼーション | |
| バ̀ーチャラ̀イゼ́ーション | |
| [名詞] | |
| 仮想化 | |
| かそうか | |
| 更新日:2024年11月 3日 |
| 同義語・類義語 | 関連語・その他 |
|---|---|
| SLAT | ・ |
| Second Level Address Translation | |
| sékənd lévl ǽdres trænsléiʃən | |
| セケェンドゥ レゥヴォルゥ アェドゥレス トゥラェンズレゥイシャン | |
| セケェンドゥ・レゥヴォルゥ・アェドゥレス・トゥラェンズレゥイシャン | |
| セ́ケェンドゥ・レゥ́ヴォルゥ・アェ́ドゥレス・トゥラェンズレゥ́イシャン | |
| セカンド レベル アドレス トランスレーション | |
| セカンド・レベル・アドレス・トランスレーション | |
| セ́カンド・レ́ベル・ア́ドレス・トランスレ́ーション | |
| セカンドレベルアドレス変換 | |
| ・ | |
| RVI | 【 以下関連語 】 |
| AMD Rapid Virtualization Indexing | 仮想化支援機能 |
| éi ém díː rǽpid və́ːtʃuəlàizéiʃən índeksiŋ | かそうか しえん きのう |
| エイ エィム ディー ラェピッドゥ ヴゥァーチュァラゥゼイシュョン イェンデキシィング | ・ |
| エイ エィム ディー・ラェピッドゥ・ヴゥァーチュァラゥゼイシュョン・イェンデキシィング | Rapid |
| エ́イ エィ́ム ディ́ー・ラェ́ピッドゥ・ヴゥァ̀ーチュァラゥゼ́イシュョン・イェ́ンデキシィング | rǽpid |
| エー エム ディー ラピッド バーチャリゼーション インデキシング | ラェピッドゥ |
| エー エム ディー・ラピッド・バーチャリゼーション・インデキシング | ラェ́ピッドゥ |
| エ́ー エ́ム ディ́ー・ラ́ピッド・バ̀ーチャラ̀イゼ́ーション・イ́ンデキシング | ラピッド |
| AMD RVI | ラ́ピッド |
| ・ | [形容詞] |
| EPT | 迅速な |
| Extended Page Table | 速やかな |
| 拡張ページ・テーブル | 急速な |
| Intel EPT | 急激な |
| Intel Extended Page Table | ・ |
| íntel iksténdid péidʒ téibl | |
| イェンテルゥ エキステンデドゥ ペーイジ テイボルゥ | |
| イェンテルゥ・エキステンデドゥ・ペーイジ・テイボルゥ | |
| イェ́ンテルゥ・エキステ́ンデドゥ・ペ́ーイジ・テ́イボルゥ | |
| インテル エクステンデッドゥ ページ テーブル | |
| インテル・エクステンデッドゥ・ページ・テーブル | |
| イ́ンテル・エクステ́ンデッドゥ・ペ́ージ・テ́ーブル | |
| ・ | |
| Stage-2 page-tables | |
| ステージ2ページ・テーブル | |
| ・ | |
| SLATプロセッサ | |
| ページ変換テーブル | |
| 更新日:2025年 3月 9日 |