| 出典: Itanium [読み] アイタニウム [外語] P7: Itanium 『通信用語の基礎知識』 更新年月日 2010/08/06,URL: https://www.wdic.org/ IntelとHewlett-Packardが共同で開発した64ビットマイクロプロセッサー。 [概要] 開発コードネームはMerced(マーセド)。 Itaniumの名は、金属元素Titanium(チタン)から頭のTを取ったものが語源。 全く売れず、完全な失敗作であった。 [特徴] 命令 64ビットを実現するために、新たに64ビットの命令セット「IA-64」を搭載した。 従来のx86命令(IA-32)もIA-32 Execution Layerにより実行されるので互換性も確保される。両方の命令セットでそれぞれ独立したレジスターを持ち、その間でのデータ転送も可能。これにより、両者が混在するプログラムの実行も可能である。 x86命令よりIA-64命令の実行の方が当然高速であるため、速度を重視する分野から順次IA-64への移行が進むものと(Intelは)期待したが、全く普及しなかった。 Itaniumが普及しない中、IA-32自体を64ビット対応としたIntel 64(EM64T)が後に登場した。ItaniumのIA-32 Execution Layerは、Intel 64には対応していない。 VLIW IA-64命令は、128ビット3ウェイVLIWで設計され、4個の整数演算装置、2個の浮動小数演算装置、そして、2個の浮動小数点加算乗算装置が搭載される。 1クロックあたり6ウェイ(6個)のIA-64命令をデコードして処理する能力がある。 ハードウェア構成 ダイに1次キャッシュと2次キャッシュが内蔵されており、またカートリッジ上にはフルスピードの3次キャッシュが搭載される。 このプロセッサーはSlot Mと呼ばれる専用のカートリッジスロットに接続して用いられる。 |
| 出典: Itanium 『フリー百科事典 ウィキペディア日本語版(Wikipedia)』 最終更新 2017年11月22日 (水) 11:42 UTC、URL: https://ja.wikipedia.org/ Itanium（アイテニアム）は、インテルが2001年にリリースした、64ビットマイクロプロセッサ。ヒューレット・パッカード (HP) と共同開発した高性能サーバ向けの命令セットアーキテクチャであるIA-64を初めて採用した。Itanium 2（アイテニアムツー）は、翌2002年に発表されたItaniumの後継で、3次キャッシュを内蔵させるなど性能の向上を図った。 [概要] インテルはIA-64により、各社のRISCプロセッサが占めるハイエンドの64ビット市場に進出し、HPは従来からのPA-RISCからの移行を表明した。IA-64は同時に特許などで保護されたアーキテクチャであるため、AMD などの互換プロセッサメーカーの振り切りを狙う目的もあり、将来的にはIA-32(x86)からの移行も掲げられていた。しかしIA-64を採用した最初のマイクロプロセッサであるItanium（コードネームMerced）は開発が遅れ、当初予定の1999年から2年後の2001年にリリースされたが、当時の各社RISCプロセッサだけではなく、Xeonなど自社のx86プロセッサと比較しても価格性能比が低く、サポートするハードウェアやソフトウェアは広まらず、またx86エミュレーションの遅さもあり、広くは普及しなかった。2002年には性能を改善したItanium 2がリリースされ、2008年の「Itanium 9000」番台への名称変更を経たが、同時期の各社プロセッサと比較しての価格性能比や、更に64ビット命令セットアーキテクチャとしては後発のx86-32を64ビット拡張したx64(x86-64)が普及した事もあり、2010年現在、IA-64(Itanium)の普及は一部のメインフレームやミッドレンジコンピュータの移行先など、限定的な市場に留まっている。 ・・・ |
| 同義語・類義語 | 関連語・その他 |
|---|---|
| Itanium | 180nm |
| アイテニアム | Itanium 2 |
| アイタニウム | アイテニアム 2 |
| Merced | アイテニアム ツー |
| マーセッド | PAC418 |
| マーセド | 2021年製造中止 |
| ・ | ・ |
| Itanium Microarchitecture | EPIC |
| Itanium マイクロアーキテクチャー | EPICアーキテクチャ |
| Explicitly Parallel Instruction Computing | |
| iksplísətli pǽrəlèl instrʌ́kʃən kəmpjúːtiŋ | |
| エクセプリィサゥリィ パェラゥレゥルゥ インストゥラクシュン コァンピューディング | |
| エクセプリィサゥリィ・パェラゥレゥルゥ・インストゥラクシュン・コァンピューディング | |
| エクスプリシトリー パラレル インストラクション コンピューティング | |
| エクスプリシトリー・パラレル・インストラクション・コンピューティング | |
| 明示的並列命令コンピューティング | |
| 明示的並列命令コンピューティング技術 | |
| ・ | |
| Explicitly | |
| iksplísətli | |
| エクスプリィサゥリィー | |
| エクスプリシトリー | |
| [副詞] | |
| 明確に | |
| 明示的に | |
| ・ | |
| IA-64 | |
| ái éi síkstifour | |
| アイ エイ シェィックスティーフォアゥ | |
| アイ エー ろく よん | |
| インテルアーキテクチャ ろくじゅうよん | |
| IA-64アーキテクチャ | |
| Intel Architecture 64 | |
| Intel Architecture-64 | |
| íntel ɑ́rkətèktʃər síkstifour | |
| インテルゥ アゥーケテクチャァー シェィックスティーフォアゥ | |
| インテルゥ・アゥーケテクチャァー・シェィックスティーフォアゥ | |
| インテル アーキテクチャ シクスティーフォー | |
| インテル・アーキテクチャ・シクスティーフォー | |
| 64bit命令セットアーキテクチャ | |
| 更新日:2024年 2月 3日 |