| 出典: SPARC [外語] scalable processor architecture 『通信用語の基礎知識』 更新年月日 2014/11/04,URL: https://www.wdic.org/ Sun Microsystemsが開発した、ワークステーション用のRISCプロセッサー。 [概要] Sun Microsystemsは自社コンピューター製品に当初、モトローラの68000シリーズを採用していたが、後に自社でプロセッサーの開発に着手した。これがSPARCである。 その設計において、カリフォルニア大学Berkeley校で開発されたRISC IアーキテクチャーおよびRISC IIアーキテクチャーと、IBMが設計したRISCであるIBM 801の影響を強く受けている。 [特徴] コンセプト 当初のものと後のものとではコンセプトも様変わりしているが、元々のSPARCは、1クロックでほぼ1命令を実行することを目標として設計されていた。このため、次のような特徴を持っている。 ● 整数の乗算命令や除算命令がない (ソフトウェア処理にて実装する) ● 分岐遅延スロット ● 浮動小数点ユニット(FPU) ● ビッグエンディアン (後にリトルエンディアンにも対応するバイエンディアン化) ● 32ビットMPU、後に64ビットMPU オープン仕様 SPARCの仕様は完全に公開されており、作るだけであれば誰でも可能。オープンソースのSPARC実装としてLEONの存在が知られる。 製品として販売する場合は、SPARCインターナショナルからライセンス供与を受ける必要がある。 |
| 出典: SPARC 『フリー百科事典 ウィキペディア日本語版(Wikipedia)』 最終更新 2020年12月30日 (水) 02:21 UTC、URL: https://ja.wikipedia.org/ SPARC（スパーク、Scalable Processor Architecture）は、サン・マイクロシステムズが開発・製造したRISCベースのマイクロプロセッサであり、その命令セットアーキテクチャの名称である。 現在はSPARCインターナショナルの登録商標であり、複数のメーカーがこのアーキテクチャに基づいたプロセッサを製造している。 オープンソース版がある。 [歴史の概要] SPARCはサン・マイクロシステムズにより、1985年に最初に開発された。 SPARCはRISCベースで、特に浮動小数点演算とバイナリレベルの互換性に注意が払われている。サン・マイクロシステムズは当初、自社のワークステーションに、モトローラの68000シリーズのMPUを利用していたが、後にカリフォルニア大学バークレー校のRISC Iをモデルに自社開発に着手。Sun4のSPARC搭載モデルを発表した。 SPARCは、完全ビッグエンディアンのRISCマイクロプロセッサ命令セットアーキテクチャで、SPARCインターナショナル (SPARC International, Inc.) の登録商標である。 ・・・ |
| 同義語・類義語 | 関連語・その他 |
|---|---|
| SPARC | Scalable |
| spɑ́ːrk | skéiləbl |
| スパゥァーク | スケイラゥボゥルゥ |
| スパゥ́ァーク | スケ́イラゥボゥルゥ |
| スパーク | スケーラブル |
| スパ́ーク | スケ́ーラブル |
| Scalable Processor ARChitecture | [形容詞] |
| Scalable Processor Architecture | 拡大縮小できる |
| scalable processor architecture | 拡張可能な |
| skéiləbl prɑ́sèsər ɑ́rkətèktʃər | 拡張性のある |
| スケイラゥボゥルゥ プロセサゥァー アゥーケテクチャァー | かくちょうせいのある |
| スケイラゥボゥルゥ・プロセサゥァー・アゥーケテクチャァー | ・ |
| スケ́イラゥボゥルゥ・プロ́セ̀サゥァー・アゥ́ーケテ̀クチャァー | Architecture |
| スケーラブル プロセッサー アーキテクチャー | ɑ́rkətèktʃər |
| スケーラブル・プロセッサー・アーキテクチャー | アゥーケテクチャァー |
| スケ́ーラブル・プロ́セッ̀サー・ア́ーキテ̀クチャー | アゥ́ーケテ̀クチャァー |
| アーキテクチャー | |
| ア́ーキテ̀クチャー | |
| [名詞] | |
| 建物 | |
| 建築物 | |
| 建築術 | |
| 建築様式 | |
| 構造 | |
| こうぞう | |
| 基本設計概念 | |
| きほん せっけい がいねん | |
| 基本設計 | |
| きほん 設計 | |
| 内部構造 | |
| ないぶ こうぞう | |
| 体系 | |
| たいけい | |
| ・ | |
| RISC型CPUアーキテクチャ | |
| 更新日:2024年 3月28日 |