ICT用語の意味と同義語
【 「RISC型CPUアーキテクチャ」又はそれに関連する用語の意味 】
| 出典: ARMアーキテクチャ 『フリー百科事典 ウィキペディア日本語版(Wikipedia)』 最終更新 2017年11月19日 (日) 08:34 UTC、URL: https://ja.wikipedia.org/ ARMアーキテクチャ とは、ARMホールディングスの事業部門であるARM Ltdにより開発されている、組み込み機器や低電力アプリケーション向けに広く用いられる32ビット・64ビットRISC CPUのアーキテクチャのことである。 [概要] 2005年現在、ARMファミリーは組み込み型での32ビット RISC CPUのおよそ75%を占め、全世界で最も使用されている32ビットCPUアーキテクチャである。ARMアーキテクチャに基づくCPUコアは、PDA・携帯電話・メディアプレーヤー・携帯型ゲーム・電卓などの携帯機器から、ハードディスク・ルータなどのPC周辺機器まで、あらゆる電子機器に使用される。2013年現在、NEC のEMMA MobileはCortex-A9をや日立系のSuperH系のSH Mobile GシリーズはARMを内蔵するなど、携帯電話では100%近いシェアがある。 ・・・ |
| 出典: SPARC [外語] scalable processor architecture 『通信用語の基礎知識』 更新年月日 2014/11/04,URL: https://www.wdic.org/ Sun Microsystemsが開発した、ワークステーション用のRISCプロセッサー。 [概要] Sun Microsystemsは自社コンピューター製品に当初、モトローラの68000シリーズを採用していたが、後に自社でプロセッサーの開発に着手した。これがSPARCである。 その設計において、カリフォルニア大学Berkeley校で開発されたRISC IアーキテクチャーおよびRISC IIアーキテクチャーと、IBMが設計したRISCであるIBM 801の影響を強く受けている。 [特徴] コンセプト 当初のものと後のものとではコンセプトも様変わりしているが、元々のSPARCは、1クロックでほぼ1命令を実行することを目標として設計されていた。このため、次のような特徴を持っている。 ● 整数の乗算命令や除算命令がない (ソフトウェア処理にて実装する) ● 分岐遅延スロット ● 浮動小数点ユニット(FPU) ● ビッグエンディアン (後にリトルエンディアンにも対応するバイエンディアン化) ● 32ビットMPU、後に64ビットMPU オープン仕様 SPARCの仕様は完全に公開されており、作るだけであれば誰でも可能。オープンソースのSPARC実装としてLEONの存在が知られる。 製品として販売する場合は、SPARCインターナショナルからライセンス供与を受ける必要がある。 |
| 【advanced】ədvǽnst アェドゥヴァェンストゥ,アェドゥヴァェ́ンストゥ,アドバーンスト,アドバ́ーンスド,アドバンスト [形容詞] 高度な,先進的な,上級の,高機能の,高等の |
【 「RISC型CPUアーキテクチャ」又はそれに関連する用語の意味 】
| 出典: SPARC 『フリー百科事典 ウィキペディア日本語版(Wikipedia)』 最終更新 2020年12月30日 (水) 02:21 UTC、URL: https://ja.wikipedia.org/ SPARC（スパーク、Scalable Processor Architecture）は、サン・マイクロシステムズが開発・製造したRISCベースのマイクロプロセッサであり、その命令セットアーキテクチャの名称である。 現在はSPARCインターナショナルの登録商標であり、複数のメーカーがこのアーキテクチャに基づいたプロセッサを製造している。 オープンソース版がある。 [歴史の概要] SPARCはサン・マイクロシステムズにより、1985年に最初に開発された。 SPARCはRISCベースで、特に浮動小数点演算とバイナリレベルの互換性に注意が払われている。サン・マイクロシステムズは当初、自社のワークステーションに、モトローラの68000シリーズのMPUを利用していたが、後にカリフォルニア大学バークレー校のRISC Iをモデルに自社開発に着手。Sun4のSPARC搭載モデルを発表した。 SPARCは、完全ビッグエンディアンのRISCマイクロプロセッサ命令セットアーキテクチャで、SPARCインターナショナル (SPARC International, Inc.) の登録商標である。 ・・・ |
|
|
|
SPARC (通信用語の基礎知識)
SPARC (Wikipedia)
ARMアーキテクチャ (Wikipedia)
【 RISC型CPUアーキテクチャ の同義語と関連語 】
< 1 >
| 同義語・類義語 | 関連語・その他 |
|---|---|
| ARM Architecture | Acorn RISC Machine |
| ARMアーキテクチャ | Advanced RISC Machines, Inc. |
| Advanced RISC Machines Architecture | RISCプロセッサ |
| ədvǽnst rísk məʃínz ɑ́rkətèktʃər | RISCプロセッサアーキテクチャ |
| アェドゥヴァェンストゥ リィェスク マィシィーンズ アゥーケテクチャァー | RISC型CPUアーキテクチャ |
| アェドゥヴァェンストゥ・リィェスク・マィシィーンズ・アゥーケテクチャァー | Snapdragon |
| アェドゥヴァェ́ンストゥ・リィ́ェスク・マィシィ́ーンズ・アゥ́ーケテ̀クチャァー | スナップドラゴン |
| アドバーンスト リスク マシーンズ アーキテクチャ | SoC |
| アドバーンスト・リスク・マシーンズ・アーキテクチャ | System On a Chip |
| アドバ́ーンスド・リ́スク・マシ́ーンズ・ア́ーキテ̀クチャー | Tegra |
| ARM | ・ |
| ARM1 | RISC |
| ARM10 | rísk |
| ARM11 | リィェスク |
| ARM2 | リィ́ェスク |
| ARM3 | リスク |
| ARM6 | リ́スク |
| ARM610 | [名詞] |
| ARM7 | 縮小命令セット・コンピューター |
| ARM7TDMI | しゅくしょう めいれい セット コンピューター |
| ARM9 | Reduced Instruction Set Computer |
| ARMv1 | ・ |
| ARMv7 | Architecture |
| ARMv8 | ɑ́rkətèktʃər |
| ARMコア | アゥーケテクチャァー |
| Cortex-A | アゥ́ーケテ̀クチャァー |
| Cortex-A50 | アーキテクチャー |
| Cortex-A57 | ア́ーキテ̀クチャー |
| Cortex-A8 | [名詞] |
| Cortex-M | 建築術 |
| Cortex-R | 建築様式 |
| アーム | 構造 |
| コーテックスエー | 基本設計概念 |
| ・ | 基本設計 |
| 内部構造 | |
| ないぶこうぞう | |
| 体系 | |
| 更新日:2024年 1月19日 |
【 RISC型CPUアーキテクチャ の同義語と関連語 】
< 2 >
| 同義語・類義語 | 関連語・その他 |
|---|---|
| SPARC | Scalable |
| spɑ́ːrk | skéiləbl |
| スパーァク | スケイラゥボゥルゥ |
| スパーク | スケイラブル |
| Scalable Processor ARChitecture | スケーラブル |
| Scalable Processor Architecture | [形容詞] |
| scalable processor architecture | 拡大縮小できる |
| skéiləbl prɑ́sèsər ɑ́rkətèktʃər | 拡張可能な |
| スケイラゥボゥルゥ プロセサゥー アゥーケテクチャァー | 拡張性のある |
| スケイラゥボゥルゥ・プロセサゥー・アゥーケテクチャァー | ・ |
| スケーラブル プロセッサ アーキテクチャー | Architecture |
| スケーラブル・プロセッサ・アーキテクチャー | ɑ́rkətèktʃər |
| アゥーケテクチャァー | |
| アーキテクチャー | |
| [名詞] | |
| 建物 | |
| 建築物 | |
| 建築術 | |
| 建築様式 | |
| 構造 | |
| 基本設計概念 | |
| 基本設計 | |
| 内部構造 | |
| 体系 | |
| ・ | |
| RISC型CPUアーキテクチャ | |
| 更新日:2023年 6月19日 |
