ICT用語の意味と同義語
【 「SPARC」又はそれに関連する用語の意味 】
| 出典: RISC 『通信用語の基礎知識』 更新年月日 2013/09/29,URL: https://www.wdic.org/ 命令セットを単純なものに限定したマイクロプロセッサーのこと。縮小命令セットコンピューター。 [概要] 起源 米IBM社のジョン・クック(John Cocke)により、1974(昭和49)年に考案された。 この功績により彼は、1987(昭和62)年度のA.M.チューリング賞を受賞している。 RISCの原型はスパコン分野にあり、その後のMIPSで一般化した。 着想 CISCと呼ばれる元々のマイクロプロセッサーは、アセンブリ言語による開発を想定し、多種多様な命令を用意していた。 様々な処理を一度にこなす命令を持っていたが、しかし、そういった複雑な命令は、実際には殆ど使われていなかった。 アセンブリ言語でのプログラミングが廃れ、高級言語が普及するようになると更にこの現象は顕著となった。初期の高級言語コンパイラーが出力するコードは限られた命令を組み合わせたものであり、複雑多様な命令を持ったCPUの機能を生かしきれていなかったからである。 また当時のCISCにも問題はあり、複雑な命令は必ずしも高速ではなく、単純な命令を組み合わせたほうが高速に処理できることもあった。 これらの知見が見いだされてから、命令は必要なものに絞り、それを高速に処理できるようにすれば、全体として高速処理が可能になると導かれた。こうして徐々にそのためのアイディアが生み出され、やがてRISCと呼ばれるようになった。 [特徴] 単純な命令 RISCは、Reduced Instruction Set Computer(縮小命令セットコンピューター)というように、主として単純で基本的な命令語を搭載する。 基本的には単純な命令しかないため、CISCでは1命令でできる処理も、RISCでは結果的に複数の命令が必要となることがある。それでも、命令一つあたりの処理速度が高速であるため、命令数が増えてもなおCISCより高速に処理できることが多い。 ・・・ |
| 出典: SPARC [外語] scalable processor architecture 『通信用語の基礎知識』 更新年月日 2014/11/04,URL: https://www.wdic.org/ Sun Microsystemsが開発した、ワークステーション用のRISCプロセッサー。 [概要] Sun Microsystemsは自社コンピューター製品に当初、モトローラの68000シリーズを採用していたが、後に自社でプロセッサーの開発に着手した。これがSPARCである。 その設計において、カリフォルニア大学Berkeley校で開発されたRISC IアーキテクチャーおよびRISC IIアーキテクチャーと、IBMが設計したRISCであるIBM 801の影響を強く受けている。 [特徴] コンセプト 当初のものと後のものとではコンセプトも様変わりしているが、元々のSPARCは、1クロックでほぼ1命令を実行することを目標として設計されていた。このため、次のような特徴を持っている。 ● 整数の乗算命令や除算命令がない (ソフトウェア処理にて実装する) ● 分岐遅延スロット ● 浮動小数点ユニット(FPU) ● ビッグエンディアン (後にリトルエンディアンにも対応するバイエンディアン化) ● 32ビットMPU、後に64ビットMPU オープン仕様 SPARCの仕様は完全に公開されており、作るだけであれば誰でも可能。オープンソースのSPARC実装としてLEONの存在が知られる。 製品として販売する場合は、SPARCインターナショナルからライセンス供与を受ける必要がある。 |
| 出典: RISC 『フリー百科事典 ウィキペディア日本語版(Wikipedia)』 最終更新 2017年5月11日 (木) 02:04 UTC、URL: https://ja.wikipedia.org/ RISC（りすく、英: Reduced Instruction Set Computer、縮小命令セットコンピュータ）は、コンピュータの命令セットアーキテクチャ(ISA)の設計手法の一つで、命令の種類を減らし、回路を単純化して演算速度の向上を図るものである。なお、RISCが提唱されたときに、従来の設計手法に基づくアーキテクチャは対義語としてCISCと呼ばれるようになった。RISCを採用したプロセッサ (CPU) をRISCプロセッサと呼ぶ。RISCプロセッサの例として、ARM、MIPS、POWER、SPARCなどが知られる。 [概要] RISCのアーキテクチャの着想は、従来のプロセッサに備わっていた様々な命令の大部分が、実際のプログラムを書く際にはほとんど使われていないことが見出されたことにある。CISCアーキテクチャでは、複数の処理を一挙にこなす複雑な命令をもち、また、個々の演算命令につき、任意のアドレッシングモードを組み合わせることが可能（直交性がある）である。だが実際に作成されたプログラムを解析すると、使用される命令はそのうちのごくわずかなものに限られることが判った。この調査結果に基づいて命令セットを簡潔にし、回路を単純にすることで、クロックサイクルを短縮して全体としての、演算の高速化を図るアーキテクチャである。 ・・・ |
【 「SPARC」又はそれに関連する用語の意味 】
| 出典: SPARC 『フリー百科事典 ウィキペディア日本語版(Wikipedia)』 最終更新 2020年12月30日 (水) 02:21 UTC、URL: https://ja.wikipedia.org/ SPARC（スパーク、Scalable Processor Architecture）は、サン・マイクロシステムズが開発・製造したRISCベースのマイクロプロセッサであり、その命令セットアーキテクチャの名称である。 現在はSPARCインターナショナルの登録商標であり、複数のメーカーがこのアーキテクチャに基づいたプロセッサを製造している。 オープンソース版がある。 [歴史の概要] SPARCはサン・マイクロシステムズにより、1985年に最初に開発された。 SPARCはRISCベースで、特に浮動小数点演算とバイナリレベルの互換性に注意が払われている。サン・マイクロシステムズは当初、自社のワークステーションに、モトローラの68000シリーズのMPUを利用していたが、後にカリフォルニア大学バークレー校のRISC Iをモデルに自社開発に着手。Sun4のSPARC搭載モデルを発表した。 SPARCは、完全ビッグエンディアンのRISCマイクロプロセッサ命令セットアーキテクチャで、SPARCインターナショナル (SPARC International, Inc.) の登録商標である。 ・・・ |
|
|
|
SPARC (通信用語の基礎知識)
RISC (通信用語の基礎知識)
SPARC (Wikipedia)
RISC (Wikipedia)
【 SPARC の同義語と関連語 】
< 1 >
| 同義語・類義語 | 関連語・その他 |
|---|---|
| RISC | ARM |
| rísk | Atmel AVR |
| リィェスク | CISC |
| リィ́ェスク | M32R |
| リスク | MIPS |
| リ́スク | OpenRISC |
| Reduced Instruction Set Computer | PowerPC |
| Reduced Instruction-Set Computer | SPARC |
| ridúːst instrʌ́kʃən sét kəmpjútər | SuperH |
| リデューストゥ インストゥラクシュン セットゥ コァンピューダゥァー | V850 |
| リデューストゥ・インストゥラクシュン・セットゥ・コァンピューダゥァー | アトメル AVR |
| リデュ́ーストゥ・インストゥラ́クシュン・セッ́トゥ・コァンピュ́ーダゥァー | ・ |
| リデュースト インストラクション セット コンピューター | Reduced |
| リデュースト・インストラクション・セット・コンピューター | ridúːst |
| リデュ́ースト・インストラ́クション・セッ́ト・コンピュ́ーター | リデューストゥ |
| 縮小命令セット・コンピューター | リデュ́ーストゥ |
| しゅくしょう めいれい セット コンピューター | リデュースト |
| 命令セット削減コンピューター | リデュ́ースト |
| めいれい セット さくげん コンピューター | [形容詞] |
| ・ | 縮小された |
| RISCチップ | しゅくしょうされた |
| RISCプロセッサ | 減らされた |
| RISCマイコン | 切り詰めた |
| 更新日:2024年 3月20日 |
【 SPARC の同義語と関連語 】
< 2 >
| 同義語・類義語 | 関連語・その他 |
|---|---|
| SPARC | Scalable |
| spɑ́ːrk | skéiləbl |
| スパゥァーク | スケイラゥボゥルゥ |
| スパゥ́ァーク | スケ́イラゥボゥルゥ |
| スパーク | スケーラブル |
| スパ́ーク | スケ́ーラブル |
| Scalable Processor ARChitecture | [形容詞] |
| Scalable Processor Architecture | 拡大縮小できる |
| scalable processor architecture | 拡張可能な |
| skéiləbl prɑ́sèsər ɑ́rkətèktʃər | 拡張性のある |
| スケイラゥボゥルゥ プロセサゥァー アゥーケテクチャァー | かくちょうせいのある |
| スケイラゥボゥルゥ・プロセサゥァー・アゥーケテクチャァー | ・ |
| スケ́イラゥボゥルゥ・プロ́セ̀サゥァー・アゥ́ーケテ̀クチャァー | Architecture |
| スケーラブル プロセッサー アーキテクチャー | ɑ́rkətèktʃər |
| スケーラブル・プロセッサー・アーキテクチャー | アゥーケテクチャァー |
| スケ́ーラブル・プロ́セッ̀サー・ア́ーキテ̀クチャー | アゥ́ーケテ̀クチャァー |
| アーキテクチャー | |
| ア́ーキテ̀クチャー | |
| [名詞] | |
| 建物 | |
| 建築物 | |
| 建築術 | |
| 建築様式 | |
| 構造 | |
| こうぞう | |
| 基本設計概念 | |
| きほん せっけい がいねん | |
| 基本設計 | |
| きほん 設計 | |
| 内部構造 | |
| ないぶ こうぞう | |
| 体系 | |
| たいけい | |
| ・ | |
| RISC型CPUアーキテクチャ | |
| 更新日:2024年 3月28日 |
